Мат. модель м. б. выражена системой уравнений, описывающих основные характеристики схемы, эквивалентной схемой, сопровождаемая уравнениями ее компонентов и т. д. Создание мат. модели является наиболее сложным и наименее формализуемым этапом. Только для ограниченного класса схем, прежде всего для линейных пассивных схем, существуют строгие формальные методы редукции полной модели схемы, позволяющие автоматически получить более простую систему уравнений, чем система уравнений исходной схемы. В настоящее время в ИС широко применяются как цифровые, так и аналоговые элементы. Пока еще не разработаны формальные методы редукции моделей таких схем. Создание макромоделей цифроаналоговых устройств, требует глубокого понимания специфики схемы и производится, как правило, путем упрощения, как самой исходной схемы, так и моделей ее компонентов. Без соответствующих программных средств, разработка VHDL-AMS-модели сложного аналого-цифрового устройства является трудно выполнимой задачей. В настоящей работе рассматривается метод автоматизации синтеза VHDL-AMS-моделей, основанный на графическом представлении эквивалентных схем. Этот метод реализован в программном комплексе AMSWizard, который также представлен. Приводятся примеры синтеза VHDL-AMS-моделей для архитектурного моделирования системы связи с цифровой модуляцией.