Предлагается ЗУ с матрицей памяти, в которой используются не менее двух пар шин данных, причем 1-я и 2-я шины связаны с столбцами указанной матрицы. В последней работают 2 блока смещения уровня, подключенные к соотв. двум шинам. Блоки смещения уровня можно включить или выключить. Шины подают сигналы в схему устройства. Усилитель подключен к указанным блокам и обеспечивает усиление их выходных сигналов. Логическая схема используется для генерации выходного сигнала под воздействием выходного сигнала усилителя.
Предложена концепция разработки на основе алгоритма настраиваемой фильтрации. Концепция позволяет отфильтровывать любые гармонические компоненты, выбираемые пользователем, а также генерировать сигналы с заданной амплитудой и фазовым углом. Алгоритм носит обобщенный характер, и на основе его использования можно реализовать такие известные методы, как анализ Фурье, метод конечной импульсной характеристики и др. Библ. 3.
Предлагается модуль ЗУ, который программируется информацией этого модуля и определяет тип и емкость памяти после сборки модуля на плате. Модуль имеет несколько концевых соединителей для эл. подключения к внешней схеме и несколько динамических ЗУПВ, подключенных к соответствующим соединителям для приема и выдачи данных во внешнюю схему. В модуле находится также электрически стираемое ППЗУ для хранения соотв. информации. Это ЗУ имеет штырь для получения последовательных данных, связанный с 1-м концевым соединителем для передачи данных во внешнюю схему.
Показана возможность создания эффективной компьютерной технологии, основанной на алгебре вычетов и полиномов. В частности, вводится смешанная система счисления, обладающая достоинствами позиционных систем с большим основанием и системы вычетов с малым числом оснований-модулей малой величины. Кроме того, специальные полиномиальные преобразования, также представленные в статье, могут обеспечить существенное дополнительное ускорение компьютерной обработки числовых данных, включая полиномы.
Память типа DDR уже широко известна, практически никто не удивляется применению памяти с удвоенной пропускной способностью в современных графических акселераторах. Совершенно логичным было бы и применение этого относительно недорогого вида высокопроизводительной памяти в качестве основной оперативной памяти ПК. Заминку вызывало отсутствие набора микросхем, обеспечивающего поддержку памяти DDR. Первенцем стал чипсет ALiMAGiK-1, разработанный Acer Laboratories. На основе этого чипсета многие известные производители (естественно, тайваньские первыми) уже выпустили материнские платы или заявили о появлении таких плат в ближайшее время. Платы Iwill KA266 и KA266-R, появившиеся в числе самых первых, уже доступны в России. Модификация KA266-R, которая отличается наличием RAID-контроллера, успела побывать в тестовой лаборатории...
Излагаются результаты исследования двух недавно предложенных теор. моделей – модель роста популяции и модель сходимости по их возможностям характеризации условий, при которых наиболее эффективно работают селективно-рекомбинационные генетические алгоритмы. Полученные результаты были использованы для формулирования нескольких правил проектирования компетентных для практических проблем генетических алгоритмов. Компетентным называется алгоритм, который позволяет найти хорошие решения заданной проблемы за приемлемое время. Полезность предложенных правил проектирования исследовалась на двух конкретных примерах.
С помощью способа производится изменение программы, которая находится в перезаписанной энергонезависимой памяти терминала связи с немедленно включается. При этом используются операции: перенос измененного файла и ввод измененной программы из сервера для ее управления в терминал, чтобы управлять ею при нахождении в энергонезависимой памяти в виде переменного файла, который вводится в эту память; перезапись программы так, чтобы при ее хранении в указанной памяти производилась перезапись с помощью измененной программы.
Память последовательного доступа с высокой плотностью интеграции, использующая компактный указатель для выбора строк и столбцов массива ячеек памяти, гарантирует стабильность операций даже при низкой скорости. В памяти последовательного доступа 1-я схема выбора, работающая при высокой скорости, сформирована из схемы фиксирования динамического типа, а 2-я схема выбора, работающая при низкой скорости, использует схему фиксирования статического типа. В результате м. б. уменьшено число транзисторов при поддержании стабильности операций. Такой факт объясняется тем, что схема фиксирования функционирует быстрее, хотя включает меньше транзисторов, чем схема фиксирования статического типа...
Представляется методология Cosmos, интерактивный подход для совместного проектирования аппаратных и программных средств, позволяющая работать с микропроцессорными системами и распределенными архитектурами. Метод позволяет проводить процесс совместного проектирования на базе множества заданных пользователем преобразований, предусматривающих полуавтоматизированное разделение. Преобразования основаны на мощном множестве базовых единиц для функционального разделения, структурной реорганизации и преобразований взаимосвязей. Библ. 25.
Рассмотрен процесс L(X[n])=L(x[1[n]]+X[n-1-I[n]]+T[n]), где T[n] – функция потерь, все аргументы независимы, а I[n] равномерно распределена на {0,…n-1}. Если математическое ожидание T[n] асимптотически не превышает половины логарифма n, то X[n] в асимптотике распределено по нормальному закону. Приведены примеры применения этого результата в быстрой сортировке в моделях связи в сетях, от алгоритмов перестановки до поиска на деревьях.
Отмечается, что с развитием ПЛМ высокой плотности стала возможна реализация высокопроизводительного ядра языка Forth на ПЛМ. Сообщается о разработке ядра Forth с использованием языка VHDL, которое реализовано на ПЛМ серии Xilinx Spartan II. Рассматривается несколько примеров программ на высокоуровневом Forth, которые компилируют в код VHDL. Применение ядра Forth в ПЛМ обеспечивает возможность быстрого прототипирования цифровых систем. Эксперименты показывают, что при использовании такого ядра на ПЛМ алгоритм решета Эратосфена исполняется почти в 30 раз быстрее, чем, напр., на микроконтроллере модели 68HC12 с такой же тактовой частотой.
Одним из известных подходов к обеспечению предельного уровня сбоеустойчивости КМОП КНС БИС ОЗУ при импульсном ионизирующем воздействии (ИИВ) является включение в каждую ячейку памяти (ЯП) RC-цепочки, действующей во время ИИВ как “аккумулятор” заряда. Различные способы подключения RC-цепей можно разделить на два типа – с синфазным (параллельным) подключением конденсатора ко входу одного из “плеч” триггера ЯП и парафазным (последовательным) подключением конденсатора между выходами плеч. При этом конкретный вариант подключения RC-цепи и ЯП может оказывать существенное влияние на сохранность информации.
Дана характеристика основных процессов, происходящих в аппаратном обеспечении и ПО компьютера при его пуске. Приведена структурная модель компьютера, отражающая основные аппаратные и программные компоненты компьютера и позволяющая пользователю легче представить взаимодействие этих компонентов при включении компьютера. Рассмотрены особенности холодного и горячего пуска компьютера, автоматического самотестирования аппаратных средств ПК при помощи POST – функций, а также описаны функциональные возможности подпрограмм системы BIOS, интерпретатора команд и др. Описаны особенности работы жесткого диска после пуска компьютера.
Предлагается устройство для регулирования стирающего напряжения, которое подается в несколько расположенных рядами элементов памяти мгновенного действия. В каждом элементе используется управляющий затвор, плавающий затвор, исток и сток. В каждый элемент подается пороговое напряжение, которое устанавливается так, чтобы оно было больше необходимого макс. стирающего порогового напряжения. При работе устройства выполняются операции: стирание элементов для снижения их пороговых напряжений; проверка элементов и определение насколько их пороговые напряжения больше необходимого макс. стирающего порогового напряжения; повторные операции стирания и проверки, производимые до тех пор, пока пороговые напряжения не станут меньше указанного макс. напряжения, но больше миним. стирающего напряжения.
Важным компонентом любого сетевого решения (за исключением одноранговых сетей) является централизованная система хранения данных. В ней для решения различных задач м. б. использованы различные технологии. Задача номер один – это хранение постоянно используемых данных, к которым должен быть обеспечен оперативный, быстрый доступ. Здесь накопители на жестких МД (НЖМД) вне конкуренции: они обеспечивают самое малое время доступа, измеряемое единицами и десятками миллисекунд. Магнитооптические (МО) накопители при меньшей стоимости единицы хранения обеспечивают время доступа в десятки и сотни миллисекунд; их достоинством является возможность смены носителя...
Работа посвящена проблеме выбора модели нейрона для бистабильной клеточно-нейронной ассоциативной памяти. Исследуются 2 модели: с внешним смещением (или порогом) и без него. Показано, что сеть, в которой нейроны имеют внешнее смещение, обладает лучшими способностями по хранению информации, а также при некоторых ограничениях на хранимые образы лучшей устойчивостью к их искажениям. Предлагается метод обучения такой сети, основанный на алгоритме обучения персептрона и ориентированный на повышение устойчивости ассоциативной памяти. Приводятся результаты экспериментов.