Тенденция все более широкого применения параллелизма при обработке данных в высококачественных компьютерных системах делает невозможным применение 1-портовых памятей для обеспечения быстрого асинхронного обмена данными между процессором и памятью. Реализация быстродействующей N-портовой памяти проста, но приводит к конфликтам доступа, для выявления и разрешения которых необходимы быстродействующие арбитражные схемы. Предложена концепция центральной арбитражной схемы, позволяющая получить простые, быстродействующие и компактные схемы разрешения конфликтов. Разработана арбитражная схема, состоящая из N(N-1)2 многовходовых вентилей исключающего ИЛИ для одновременного по-парного сравнения адресов всех портов. Хотя в схеме количество вентилей при увеличении числа портов возрастает в N{2} раз, количество последовательных элементов в критическом контуре не изменяется с ростом N. Поэтому время запаздывания будет определяться только количеством адресуемых битов каждого порта, независимо от количества портов N. Разработаны и изучены алгоритмы исключения конфликтов в 4-, 8-, 16- и 32-портовой памятях на КМОП-структурах.