Верификация схемных структур используется проектировщиками логических схем для тестирования схемной структуры перед ее внедрением в кремниевое устройство. Механизмы отладки, применяемые в сочетании с системами моделирования, позволяют разработчику наблюдать за изменениями значений во время всех циклов моделирования. В процессе моделирования может создаваться файл (файл трассировки всех событий (AEF)), отражающий все события, имеющие место в каждом тактовом цикле. События представляют изменение в значении заданной установки. Для ускорения обработки желательно не только уменьшить размеры AEF файла, но и поддерживать высокую степень доступа к такому AEF файлу. Для решения такой задачи предлагается метод генерирования и считывания сжатого AEF файла, который обеспечивает эффективное сжатие AEF файла без снижения эффективности моделирования или потери скорости создания AEF файла и скорости доступа. AEF файл может сжиматься в формат, который м. б. считан без использования соотв. процесса восстановления. В соответствии с новым методом AEF файловые значения для каждой установки и время для каждого значения отдельно сжимаются и индексируются. Отдельное сжатие времен и значений позволяет восстанавливать данные в несжатом состоянии без необходимости восстановления целого файла данных. Сжатие времени выполняется путем создания массивов дельт, представляющих число тактовых циклов между изменениями значений установок. Для массива дельт, представленного повторяющейся структурой, такое сжатие м. б. выполнено путем итерационной замены повторяемых элементов в структуре. Дополнительное сжатие AEF файла достигается путем сжатия имен установок, иерархически связанных с именем базы.