Используемый для разработки и тестирования встроенной системы блок эмулятора, сконфигурированный для моделирования интерфейса шины и логики ядра блока обработки, содержит: интерфейс шины эмулятора со специальной логикой шины и блоком регистров, сконфигурированными для образования интерфейса блока обработки, который моделируется блоком эмулятора; и входящего в модель эмулятора блока ядра, сконфигурированного для образования и приема сигналов для пересылки в считывающие регистры логики ядра блока обработки и приема сигналов из регистров записи логики ядра блока обработки. Блок эмулятора содержит набор мультиплексоров, соединенных с интерфейсом шины и ядром блока эмулятора и обеспечивающих переключение схемы в первый или второй режим. В первом режиме логика ядра блока обработки не действует, а эмулятор ядра принимает с интерфейса шины или считывает любой сигнал, или комбинацию сигналов. Во втором режиме интерфейс шины присоединен к логике ядра блока обработки через мультиплексор и эмулятор выполняет проверку входов и выходов логики ядра блока обработки и регистров интерфейса шины.