С целью уменьшения требуемого времени адресного фиксирования в операциях памяти разработана усовершенствованная схема декодера, способная увеличить цикл записи памяти без влияния на начало цикла записи памяти. В результате данные, записываемые в адресуемую область памяти, не задерживаются схемой и не влияют на другие операции памяти. Декодер в соответствии с принимаемым адресным сигналом декодирует адрес и генерирует сигнал выбора для выбора одной из множества позиции памяти в массиве памяти для выполнения операций запоминания данных. С помощью схемы задержки, связанной с декодером и массивом памяти, выполняется задержка сигнала выбора на заданное время задержки. Через мультиплексор осуществляется выборочная подача одного из сигналов – сигнала выбора или задержанного сигнала выбора, в массив памяти. Задержанный сигнал выбора подается в массив памяти во время операций памяти до отмены сигнала выбора, в результате чего сигнал выбора удлиняется. Такая цель достигается без задержки начала операций памяти, без увеличения времени адресного фиксирования и без влияния на другие операции памяти.