ИС-устройства, использующие выборочно и одноразово программируемые (ОТР) пост. эл. соединения между схемными узлами, традиционно строятся на базе антиплавких элементов. Такие антиплавкие элементы применяются в разнообразных типах памяти, включая программируемые логические массивы, программируемые логические устройства и программируемые ПЗУ, а также в массивах ячеек памяти, таких как динамические ЗУПВ. Однако современные тенденции к уменьшению размеров ИС-элементов требуют увеличения числа ячеек памяти и, как следствие, увеличения числа антиплавких элементов. Но обычные антиплавкие элементы слишком большие для реализации такого требования. Поэтому целью является разработать конфигурацию антиплавких элементов, позволяющих более экономно использовать площадь полупроводниковой подложки с одновременным поддержанием высоких характеристик надежности. Каждая антиплавкая ячейка включает транзистор доступа, связанный со словарной линией и цифровой линией, а также с антиплавким элементом для запоминания данных. Антиплавкий элемент программируется в одно из двух состояний – состояние перегорания и состояния неперегорания. В состоянии перегорания происходит разрушение диэлектрика антиплавкого элемента, в результате чего антиплавкий элемент преобразуется в к. з. схему. Антиплавкие элементы множества антиплавких ячеек, связанных с одной цифровой линией, могут программироваться в одно и то же состояние, что создает преимущество избыточного хранения данных.