Усовершенствованная структура ячейки памяти, способной сохранять, по крайней мере, 3 логических состояния, позволяет увеличить емкость памяти в ЗУ типа статического ЗУПВ без увеличения количества ячеек памяти. Запоминающие устройства ячеек памяти обеспечивает поддержку многоуровневых сигналов в запоминающих узлах, когда сигналы представляют 1-е или 2-е логические состояния. В 3-м логическом состоянии трехуровневая запоминающая схема поддерживает многоуровневые сигналы в каждом запоминающем узле на равных уровнях напряжениях. Кросс-связанные инверторы, связанные с запоминающими узлами, сконфигурированы для поддержания статического ЗУПВ ячейки памяти в 1-м или 2-м логическом состоянии. Т. е. для запоминания 1-ого логического состояния инверторы поддерживают высокое состояние на одном запоминающем узле и низкое состояние на другом запоминающем узле, и наоборот, для создания 2-ого логического состояния. Для сохранения 3-го логического состояния схема запоминания 3-го уровня устанавливает и поддерживает промежуточный уровень на обоих запоминающих узлах ячейки памяти.